Название |
Номер вывода |
Тип |
Описание |
|
Р0.0...Р0.31 |
15 |
I/O |
Р0.30 |
Линия ввода/вывода общего назначения (GPIO) |
I |
АШЗ |
АЦП вход 3. Этот аналоговый ввод всегда подключен к данному выводу |
||
I |
EINT3 |
Вход внешнего прерывания 3 |
||
I |
САРО.О |
Вход захвата TIMERO, канал 0 |
||
Р1.16...Р1.31 |
4, 8, 12, 16,20,24, 28, 32,36, 40,44,48, 52,56,60, 64 |
I/O |
Порт 1: порт 1 — 32-битный двунаправленный порт ввода/вывода с индивидуальным заданием направления для каждого бита. Функция каждой линии порта 1 выбирается через блок коммутации выводов. Только выводы 16...31 порта 1 доступны. Примечание. Все выводы порта 1 допускают подачу внешнего напряжения 5 В и имеют встроенные подтягивающие к «плюсу» питания резисторы, которые задают ВЫСОКИЙ уровень на выводе, когда этот вывод используется как вход. |
|
16 |
I/O |
Р1.16 |
Линия ввода/вывода общего назначения (GPIO) |
|
о |
TRACEPKT0 |
Трассировка пакетов, бит 0 |
||
12 |
I/O |
Р1.17 |
линия ввода/вывода общего назначения (GPIO) |
|
О |
TRACEPKT1 |
Трассировка пакетов, бит 1 |
||
8 |
I/O |
Р1.18 |
Линия ввода/вывода общего назначения (GPIO) |
|
О |
TRACEPKT2 |
Трассировка пакетов, бит 2 |
||
4 |
I/O |
Р1.19 |
Линия ввода/вывода общего назначения (GPIO) |
|
О |
TRACEPKT3 |
Трассировка пакетов, бит 3 |
||
48 |
I/O |
Р1.20 |
Линия ввода/вывода общего назначения (GPIO) |
|
О |
TRACESYNC |
Синхронизация трассировки. Примечание. НИЗКИЙ внешний уровень на выводе Р1.20, в то время как на выводе RESET также присутствует НИЗКИЙ уровень, разрешает работу выводов Р1.25:16 в качестве линий трассировки пакетов после завершения сброса. |
||
44 |
I/O |
Р1.21 |
Линия ввода/вывода общего назначения (GPIO) |
|
О |
PIPESTAT0 |
Состояние конвейера, бит 0 |
||
40 |
I/O |
Р1.22 |
Линия ввода/вывода общего назначения (GPIO) |
|
О |
PIPESTAT1 |
Состояние конвейера, бит 1 |
||
36 |
I/O |
Р1.23 |
Линия ввода/вывода общего назначения (GPIO) |
|
О |
PIPESTAT2 |
Состояние конвейера, бит 2 |
||
32 |
I/O |
Р1.24 |
Линия ввода/вывода общего назначения (GPIO) |
|
О |
TRACECLK |
Тактирование трассировки |
||
28 |
I/O |
P1.2S |
Линия ввода/вывода общего назначения (GPIO) |
|
I |
EXTIN0 |
Внешний триггерный вход |
||
24 |
I/O |
Р1.26 |
Линия ввода/вывода общего назначения (GPIO) |
Таблица 7.3. Описание выводов микроконтроллеров LPC2114/24 (продолжение)
Название |
Номер вывода |
Тип |
Описание |
|
Р1.16...Р1.31 |
24 |
I/O |
RTCK |
Возврат дополнительного сигнала тестирования синхронизации, который добавляется к JTAG-порту и помогает синхронизации отладчика, когда частота процессора изменяется. Двунаправленная линия ввода/вывода с встроенным подтягивающим к «плюсу» питания резистором. Примечание. НИЗКИЙ внешний уровень на выводе Р1.26, в то время как на выводе RESET также присутствует НИЗКИЙ уровень, разрешает работу выводов Р1.31:26 в качестве порта отладки после завершения сброса. |
64 |
I/O |
P1.27 |
Линия ввода/вывода общего назначения (GPIO) |
|
0 |
TOO |
Тестирование выходных данных для интерфейса JTAG |
||
60 |
I/O |
P1.28 |
Линия ввода/вывода общего назначения (GPIO) |
|
I |
TDI |
Тестирование входных данных для интерфейса JTAG |
||
56 |
I/O |
P1.29 |
Линия ввода/вывода общего назначения (GPIO) |
|
I |
TCK |
Тестирование синхронизации для интерфейса JTAG |
||
52 |
I/O |
P1.30 |
Линия ввода/вывода общего назначения (GPIO) |
|
I |
TMS |
Тестирование выбора режима для интерфейса JTAG |
||
20 |
I/O |
P1.31 |
Линия ввода/вывода общего назначения (GPIO) |
|
I |
TRST |
Тестирование сброса для интерфейса JTAG |
||
NC |
10 |
Вывод не подключен |
||
RESET |
57 |
I |
Вход внешнего сброса: НИЗКИЙ внешний уровень на этом выводе сбрасывает микроконтроллер (при этом состояния портов ввода/вывода и периферийных устройствах устанавливаются по умолчанию и процессор начинает выполнение программы с адреса 0). Это ТТЛ-вход с гистерезисом и допустимым входным напряжением 5 В |
|
XTAL1 |
62 |
I |
Вход схемы генератора и внутренних цепей генератора синхросигнала |
|
XTAL2 |
61 |
0 |
Выход усилителя генератора |
|
Vss |
6, 18, 25, 42, 50 |
I |
Заземление: потенциал 0 В |
|
Vssa |
59 |
I |
Аналоговое заземление: потенциал 0 В. Несмотря на то что потенциалы входов Vssa и Vss номинально одинаковы, эти входы должны быть изолированы друг от друга, чтобы минимизировать шумы и ошибки АЦП |
|
VssA_pix |
58 |
I |
PLL аналоговое заземление: потенциал 0 В. Несмотря на то что потенциалы входов VSsa pll и Vss номинально одинаковы, эти входы должны быть изолированы друг от друга, чтобы минимизировать шумы и ошибки АЦП |
|
V18 |
17,49 |
I |
1.8-В электропитание ядра: напряжение питания для внутренних схем микроконтроллера, в т. ч. процессорного ядра |
|
V18A |
63 |
I |
Аналоговое 1.8-В электропитание ядра: напряжение питания для внутренних схем микроконтроллера. Несмотря на то что потенциалы входов V18 и V18A номинально одинаковы, эти входы должны быть изолированы друг от друга, чтобы минимизировать шумы и ошибки АЦП |
Таблица 7.3. Описание выводов микроконтроллеров LPC2114/24 (продолжение)
НА ГЛАВНУЮ | | ЧТО ТАКОЕ PIC ? | | ПРОГРАММАТОР | | ПРОЕКТЫ | | СТАТЬИ | | ССЫЛКИ | | КАРТА САЙТА |