Предыдущая Следующая

Название

Номер вывода

Тип

Описание

LQFP-48

PLCC-44

Р0.0...Р0.31

47"

5"

I/O

Р0.17

Линия ввода/вывода общего назначения (GPIO)

     

I

САР1.2

Вход захвата TIMER1, канал 2

     

I/O

SCL1

Вход-выход синхронизации 12С. Выход с открытым коллектором (в режиме 12С)

 

48"

6"

I/O

Р0.18

Линия ввода/вывода общего назначения (GPIO)

     

I

САР1.3

Вход захвата TIMER1, канал 3

     

I/O

SDA1

Вход-выход данных 12С1. Выход с открытым коллектором (в режиме 12С)

 

1"

7"

I/O

Р0.19

Линия ввода/вывода общего назначения (GPIO)

     

О

МАТ1.2

Выход PWM TIMER1, канал 2

     

I/O

MISOl

Вход ведущего/выход ведомого SPIO. Вход данных SPI ведущего или выход данных SPI ведомого

 

22>

82>

I/O

Р0.20

Линия ввода/вывода общего назначения (GPIO)

     

О

МАТ1.3

Выход PWM TIMER1, канал 3

     

I/O

MOSI1

Выход ведущего/вход ведомого SPIO. Выход данных SPI ведущего или вход данных SPI ведомого

 

34>

 

I/O

Р0.21

Линия ввода/вывода общего назначения (GPIO)

     

I

SSEL1

Выбор ведомого SPI1. Выбирает интерфейс SPI в качестве ведомого

     

О

МАТ3.0

Выход PWM TIMER3, канал 0

 

324>

354>

I/O

Р0.22

Линия ввода/вывода общего назначения (GPIO)

     

I

AD0.0

Аналоговый вход 0

 

33"

36" '

I/O

Р0.23

Линия ввода/вывода общего назначения (GPIO)

     

I

AD0.1

Аналоговый вход 1

 

34"

37"

I/O

Р0.24

Линия ввода/вывода общего назначения (GPIO)

     

I

AD0.2

Аналоговый вход 2

 

38"

41"

I/O

Р0.25

Линия ввода/вывода общего назначения (GPIO)

     

I

AD0.6

Аналоговый вход 6

 

39"

NC

I/O

Р0.26

Линия ввода/вывода общего назначения (GPIO)

     

I

AD0.7

Аналоговый вход 7

 

84)

134>

I/O

Р0.27

Линия ввода/вывода общего назначения (GPIO)

     

I

TRST

Тестирование сброса для интерфейса JTAG

     

I

САР2.0

Вход захвата TIMER2, канал 0

Таблица 7.1. Описание выводов устройств LPC2101/02/03 (продолжение)

Название

Номер вывода

Тип

Описание

LQFP-48

PLCC-44

Р0.0...Р0.31

94)

144)

I/O

Р0.28

Линия ввода/вывода общего назначения (GPIO)

     

I

TMS

Тестирование выбора режима для интерфейса JTAG

     

I

САР2.1

Вход захвата TIMER2, канал 1

 

104>

154>

I/O

Р0.29

Линия ввода/вывода общего назначения (GPIO)

     

I

тек

Тестирование синхронизации для интерфейса JTAG

     

I

САР2.2

Вход захвата TIMER2, канал 2

 

154)

204»

I/O

Р0.30

Линия ввода/вывода общего назначения (GPIO)

     

I

TDI

Тестирование входных данных для интерфейса JTAG

     

О

МАТЗ.З

Выход PWM TIMER3, канал 3

 

164'

214)

о

Р0.31

Линия только вывода общего назначения (GPIO)

     

О

ТОО

Тестирование выходных данных для интерфейса JTAG

RTXC1

205>

245»

I

RTXC1

Вход подключения кварцевого резонатора к генератору RTC

RTXC2

255>

295>

О

RTXC2

Выход подключения кварцевого резонатора к генератору RTC

RTCK

265>

NC

I/O

RTCK

Возврат дополнительного сигнала тестирования синхронизации, который добавляется к JTAG-порту и помогает синхронизации отладчика, когда частота процессора изменяется. Двунаправленная линия ввода/вывода со встроенным подтягивающим к «плюсу» питания резистором

RST

6

11

I

Вход внешнего сброса: НИЗКИЙ внешний уровень на этом выводе сбрасывает микроконтроллер (при этом, состояния портов ввода/вывода и периферийных устройствах устанавливаются по умолчанию и процессор начинает выполнение программы с адреса 0). Это ТТЛ-вход с гистерезисом и допустимым входным напряжением 5 В

XI

11

16

I

Вход схемы генератора и внутренних цепей генератора синхросигнала

Х2

12

17

О

Выход усилителя генератора

DBGSEL

27

30

I

Вход выбора отладки: НИЗКИЙ внешний уровень соответствует нормальному режиму. ВЫСОКИЙ внешний уровень вызывает переход в режим отладки. Вход имеет встроенный подтягивающий к «плюсу» питания резистором

Vss

7,19, 43

1, 12, 23

I

Заземление: потенциал 0 В

Vssa

31

34

I

Аналоговое заземление: потенциал 0 В. Несмотря на то что потенциалы входов VSSA и Vss номинально одинаковы, эти входы должны быть изолированы друг от друга, чтобы минимизировать шумы и ошибки АЦП

VDD(1V8)

5

10

I

1.8-В электропитание ядра: напряжение питания для внутренних схем микроконтроллера, в т. ч. процессорного ядра

VBAT

4

NC

I

3.3-В электропитание модуля RTC: напряжение питания для модуля RTC

Таблица 7.1. Описание выводов устройств LPC2101/02/03 (продолжение)


Предыдущая Следующая



НА ГЛАВНУЮ | ЧТО ТАКОЕ PIC ? | ПРОГРАММАТОР | ПРОЕКТЫ | СТАТЬИ | ССЫЛКИ | КАРТА САЙТА
Hosted by uCoz