Таблица 6.14. Биты регистра разрешения защиты (VICProtection — 0xFFFFF020, R/W)
|
Номер бита |
Название бита |
Функция бита |
Значение после сброса |
|
0 |
VICProtection |
1: к регистрам VIC можно обращаться только в привилегированном режиме. 0: к регистрам VIC можно обращаться в пользовательском или привилегированном режимах |
0 |
6.3. Источники прерываний
В Табл. 6.15 приведен список источников прерываний для каждого периферийного устройства на примере микроконтроллеров LPC2119/29/94 и LPC2292/94. К каждому периферийному устройству подключена одна линия прерывания, связанная с контроллером векторов прерываний. Кроме того, каждое периферийное устройство может иметь несколько внутренних флагов прерываний. Индивидуальные флаги прерываний могут представлять более чем один источник прерываний.
Таблица 6.15. Связь источников прерываний микроконтроллера с контроллером векторов прерываний VIC (на примере микроконтроллеров LPC2119/29/94 и LPC2292/94)
|
Блок |
Флаги |
Канал VIC # |
|
WDT |
Прерывание от сторожевого таймера (WDINT) |
0 |
|
- |
Зарезервирован только для программных прерываний |
1 |
|
Ядро ARM |
Встроенный ICE, DbgCommRx |
2 ' |
|
Ядро ARM |
Встроенный ICE, DbgCommTx |
3 |
|
TIMER0 |
Совпадение 0...3 (MRO, MR1, MR2, MR3) Захват 0...3 (CRO, CR1, CR2, CR3) |
4 |
|
TIMER1 |
Совпадение 0...3 (MRO, MR1, MR2, MR3) Захват 0...3 (CRO, CR1, CR2, CR3) |
5 |
|
UART0 |
Состояние линии Rx (RLS) Регистр передачи пуст (THRE) Принятые данные доступны (RDA) Индикатор тайм-аута (СП) |
6 |
|
UART1 |
Состояние линии Rx (RLS) Регистр передачи пуст (THRE) Принятые данные доступны (RDA) Индикатор тайм-аута (СП) Прерывание по состоянию модема (MSI) |
7 |
|
PWM0 |
Совпадение 0...6 (MRO, MR1, MR2, MR3, MR4, MR5, MR6) |
8 |
|
I2C |
SI (смена состояния) |
9 |
304
Таблица 6.15. Связь источников прерываний микроконтроллера с контроллером векторов прерываний VIC (на примере микроконтроллеров LPC2119/29/94 и LPC2292/94) (продолжение)
|
Блок |
Флаги |
Канал Y1C# |
|
SPI0 |
Флаг прерывания от SPI (SPIF) Режим ошибки (MODF) |
10 |
|
SPI1 |
Флаг прерывания от SPI (SPIF) Режим ошибки (MODF) |
11 |
|
PLL |
Петля ФАПЧ замкнута (PLOCK) |
12 |
|
RTC |
Счетчик инкрементирован (RTCCIF) Тревога (RTCALF) |
13 |
|
Управление системой |
Внешнее прерывание 0 (EINT0) |
14 |
|
Управление системой |
Внешнее прерывание 1 (EINT1) |
15 |
|
Управление системой |
Внешнее прерывание 2 (EINT2) |
16 |
|
Управление системой |
Внешнее прерывание 3 (EINT3) |
17 |
|
A/D |
АЦП |
18 |
|
CAN |
CANlTx |
20 |
|
CAN2 Тх |
21 |
|
|
CAN3 Тх (только у LPC2194/2292/2294, иначе зарезервирован) |
22 |
|
|
CAN4 Тх (только у LPC2194/2292/2294, иначе зарезервирован) |
23 |
|
|
Зарезервированы |
24, 25 |
|
|
CANlRx |
26 |
|
|
CAN2Rx |
27 |
|
|
CAN3 Rx (только у LPC2194/2292/2294, иначе зарезервирован) |
28 |
|
|
CAN4 Rx (только у LPC2194/2292/2294, иначе зарезервирован) |
29 |
|
|
Зарезервированы |
30,31 |
6.4. Ложные прерывания
В процессорах ARM7TDMI, каковыми являются микроконтроллеры семейства LPC2000, могут происходить так называемые ложные прерывания, возникающие из-за асинхронной обработки запросов прерываний. Асинхронный характер обработки прерывания является следствием характера взаимодействия процессорного ядра и VIC. Если состояние VIC изменяется между моментами, когда ядро обнаруживает прерывание и фактически обрабатывает прерывание, могут возникнуть некоторые проблемы.
| НА ГЛАВНУЮ | | ЧТО ТАКОЕ PIC ? | | ПРОГРАММАТОР | | ПРОЕКТЫ | | СТАТЬИ | | ССЫЛКИ | | КАРТА САЙТА |