Не следует пытаться перезапускать систему ФАПЧ после пробуждения из режима Power Down просто путем выработки корректной последовательности подачи (ввода данных) ФАПЧ с текущим содержимым управляющих регистров. Необходимо полностью произвести включение ФАПЧ и подключение ее к микроконтроллеру, после чего следует дождаться замыкания петли ФАПЧ.

4.7.5. Вычисление частоты ФАПЧ

Формулы получения частоты системы ФАПЧ используют следующие параметры:

• Fosc— частота стабилизированного кварцем генератора;

• FCco — частота генератора, управляемого током ФАПЧ;

• cclk — выходная частота ФАПЧ, она же тактовая частота процессора;

• М — множитель, задаваемый значениями битов MSEL регистра PLLCFG;

• Р — коэффициент деления, задаваемый значениями битов PSEL регистра PLLCFG.

Выходная частота ФАПЧ (когда ФАПЧ активна и подключена к микроконтроллеру) определяется по формуле:

cclk = М х Fqsc

или

cclk = Fcco/(2xP). Частота ССО может быть вычислена по формуле:

Fcco = cclk х 2 х Р

или

Fcco = Fosc х М х 2 х P.

Входные сигналы и параметры настройки ФАПЧ должны удовлетворять следующим условиям:

• значение Fqsc должно находится в диапазоне 10...25 МГц;

• значение cclk должно находится в диапазоне 10 MLii...Fmax, где Fmax — максимально допустимая тактовая частота для конкретного микроконтроллера семейства LPC2000;

• значение Fcco должно находится в диапазоне 156...320 МГц.

4.7.6. Процедура настройки параметров системы ФАПЧ

Если конкретное приложение использует ФАПЧ, то ее конфигурация может быть задана следующим образом:

1. Выбрать желаемую тактовую частоту процессора (cclk). Этот выбор может быть основан на требованиях приложения к производительности процессора, а также должен учитывать необходимость поддержания заданного набора стандартных скоростей универсального асинхронного приемопередатчика (UART), если он используется в приложении и т. д. При выборе cclk следует иметь в виду, что периферийные устройства могут тактироваться сигналом с частотой, меньшей тактовой частоты процессора (см. описание делителя VPB далее в этой главе).

2. Выбрать такую частоту генератора (F^), чтобы частота cclk нацело делилась на Fqs,;.

3. Вычислить значение множителя М с тем, чтобы сконфигурировать биты MSEL в соответствии с формулой М = cclk / F^,.. Значение М должно лежать в диапазоне 1...32. Значение, записываемое в биты MSEL регистра PLLCFG, определяется как (М - 1), см. Табл. 4.17.

4. Найти значение коэффициента деления Р с тем, чтобы сконфигурировать биты PSEL. Оно должно быть таким, чтобы соответствующее ему значение Fcco не выходило за пределы, указанные для F^o в предыдущем разделе. Значение Fcc0 рассчитывается с использованием формулы из предыдущего раздела. Найденное значение Р должно быть равно 1, 2, 4 или 8. Значение, записываемое в биты PSEL регистра PLLCFG, равно 00 для Р = 1, равно 01 для Р =2, равно 10 для Р = 4 и равно 11 для Р = 8 (см. Табл. 4.18).