Таблица 33.3. Назначение битов регистра синхронизации AD7705
|
Название |
Номера битов |
Назначение битов |
|
ZERO-ZERO |
7...5 |
В эти биты всегда должны быть записаны «нули», чтобы гарантировать корректность операций AD7705 |
|
CLKDIS |
4 |
Бит отключения задающего генератора. Запись в этот бит логической 1 отключает выход задающего генератора от вывода MCLK OUT. При использовании внешнего кварцевого резонатора, запись логической 1 в бит CLKDIS останавливает тактовый генератор и прекращает преобразования |
|
CLKDIV |
3 |
Бит делителя тактового сигнала. Если этот бит установлен (в логическую 1), то тактовая частота, подаваемая на вывод MCLK IN, делится на 2, прежде чем будет использована для тактирования внутренних узлов AD7705 |
|
CLK |
2 |
Бит тактирования. Если тактовая частота равна 2.4576 МГц (CLKDIV= 0) или 4.9152 МГц (CLKDIV= 1), то бит CLK должен быть установлен. Если тактовая частота равна 1 МГц (CLKDIV = 0) или 2 МГц (CLKDIV = 1), то бит CLK должен быть сброшен. Соместно с битами FS1, FS0, бит CLK задает частоту обновления выходных данных устройства |
|
FS1, FSO |
1.0 |
Биты выбора выходной частоты цифрового фильтра (частоты обновления выходных данных). CLK = 0: 00 — частота обновления выходных данных 20 Гц, 01 — частота обновления выходных данных 25 Гц, 10 — частота обновления выходных данных 100 Гц, 11 — частота обновления выходных данных 200 Гц. CLK= 1: 00 — частота обновления выходных данных 50 Гц, 01 — частота обновления выходных данных 60 Гц, 10 — частота обновления выходных данных 250 Гц, 11 — частота обновления выходных данных 500 Гц |
После завершения аналого-цифрового преобразования его результат попадает в 16-битный регистр данных. В отличие от регистров связи, установок и синхронизации, доступных для чтения и записи, регистр данных доступен только для чтения. По окончании произведенного при НИЗКОМ уровне бита (выхода) DRDY чтения слова регистра данных, этот бит (а также одноименный выход) будет установлен в ВЫСОКИЙ уровень. Если'чтение регистра данных после завершения преобразования не производилось, то DRDY автоматически перейдет в ВЫСОКИЙ уровень за 500 периодов тактовой частоты до начала следующего преобразования.
Рекомендуемая производителем AD7705 блок-схема алгоритма получения результатов преобразования, при обмене через SPI между AD7705 и ведущим устройством (микроконтроллером), изображена на Рис. 33.10. Аппаратный модуль интерфейса SPI ОА7705лребует задания параметров СРНА = 1, SPOL = 1. Для получения информации о временных характеристиках SPI DA7705, обратитесь к оригинальной документации производителя.
Помимо вышеперечисленных регистров, AD7705 содержит также 8-битный регистр теста, 24-битный регистр калибровки «нуля» (смещения) и 24-битный регистр калибровки верхнего предела (усиления). Поскольку управляющая программа данного проекта непосредственно не имеет дела с этими регистрами, их описания здесь не приводятся.
| НА ГЛАВНУЮ | | ЧТО ТАКОЕ PIC ? | | ПРОГРАММАТОР | | ПРОЕКТЫ | | СТАТЬИ | | ССЫЛКИ | | КАРТА САЙТА |