Сопряжение периферийных устройств АНВ с периферийными устройствами VPB осуществляется посредством интерфейса шины VPB к шине АНВ. Для управления связью периферийных устройств с выводами микроконтроллера предназначен блок коммутации выводов (PIN CONNECT BLOCK), который должен быть корректно сконфигурирован пользовательским программным обеспечением и должен соответствовать определенным прикладным требованиям для использования периферийных функций и выводов. Подробнее об этом будет рассказано ниже.

1.4. Процессорное ядро ARM7TDMI-S

Буквенные обозначения «TDMI-S» в названии ядра ARM7TDMI-S, согласно спецификациям фирмы ARM, имеют следующую расшифровку:

• Т — указывает на наличие в составе ядра, помимо базовой архитектуры ARM, дополнительной архитектуры THUMB. Это позволяет пользователю выбрать для своего приложения одно из двух состояний (систем команд): ARM или THUMB;

• D — ядро имеет в своем составе дополнительные отладочные модули;

• М — ядро имеет в своем составе дополнительный аппаратный умножитель, позволяющий выполнять команды умножения так называемой длинной формы (с 64-битным результатом);

• I — ядро имеет в своем составе встроенную логику отладки (ICE);

• S — ядро является полностью синтезируемым, т. е. его функционирование может быть описано на языках описания цифровых устройств VHDL или Verilog.

ARM7TDMI-S — универсальный 32-битный микропроцессор, который потребляет сравнительно небольшую мощность и при этом обеспечивает высокую эффективность. Архитектура ARM основана на использовании сокращенного набора команд процессора (RISC — Reduced Instruction Set Computer) и реализует намного более простой механизм, декодирования команд, нежели у микроконтроллеров с архитектурой, основанной на использовании полного набора команд процессора (CISC — Complex Instruction Set Computer). Эта простота обеспечивает высокую производительность при выполнении каждой команды, а также малое время реакции на прерывания в реальном времени. В состав ядра включены отладочные ин-

терфейсы JTAG и ЕТМ, а также встроенная логическая схема отладки ICE. Упрощенная блок-схема процессорного ядра ARM7TDMI-S приведена на Рис. 1.1. Более подробную информацию об архитектуре и особенностях построения ядра ARM7TDMI-S можно найти в технической документации, которая находится на прилагаемом к данной книге компакт-диске, а также в источниках [10,11].

Рис. J.J. Упрощенная блок-схема процессорного ядра ARM7TDMI-S

Для того, чтобы обеспечить непрерывность при обработке программ и обращениях к памяти, в ARM7TDMI-S, как и во многих других ядрах, реализован конвейер команд. Трехступенчатый конвейер ARM7TDMI-S работает следующим образом: пока одна инструкция выполняется, из двух следующих за ней в программе инструкций первая декодируется, а вторая считывается в памяти. Наличие конвейера позволяет выполнять последовательно поступающие команды (в том числе, команды умножения), затрачивая на обработку каждой из них один такт.