Битовая структура регистра CANICR приведена в Табл. 14.8. Его биты отображают информацию о событиях на шине CAN. Регистр доступен только для чтения. Биты 1...9 при чтении сбрасываются. Чтение не указанных в таблице битов регистра возвращает значение 0, и в эти биты должны быть записаны нули. Конкретный адрес регистра CANICR (в зависимости от его принадлежности к одному из четырех возможных для микроконтроллера LPC2000 контроллеров CAN) см. в Табл. 14.4.
Таблица 14.8. Биты регистра захвата и прерываний CAN (CANICR - OxEOOx хООС)
|
Биты CANICR |
Название |
Описание |
Значение после сброса |
Установка RM |
|
О |
RI |
1: Прерывание по приему — этот бит устанавливается всякий раз, когда устанавливается бит RBS в регистре CANSR, указывая, что принятое сообщение является доступьым, а бит RIE в регистре CANIER установлен |
0 |
0 |
|
1 |
ТП |
1: Прерывание по передаче 1 — этот бит устанавливается, когда значение бита TBS1 в регистре CANSR переходит из 0 в 1, указывая, что буфер передачи 1 доступен, а бит TIE1 в регистре CANIER установлен |
0 |
0 |
|
2 |
EI |
1: Прерывание по предупреждению об ошибке — этот бит устанавливается при каждом изменении (установке или сбросе) битов состояния ошибки или состояния шины в регистре CANSR, если бит EIE в регистре CANIER был в установленном состоянии во время этих изменений |
0 |
X |
|
3 |
DOI |
1: Прерывание по переполнению данных — этот бит устанавливается, когда значение бита DOS в регистре CANSR переходит из 0 в 1, а бит DOIE в регистре CANIER установлен |
0 |
0 |
|
4 |
WUI |
1: Прерывание по «пробуждению» — этот бит устанавливается, если в момент, когда CAN-контроллер бездействует, проявляет активность другое подключенное к шине внешнее устройство, а бит WUIE в регистре CANIER установлен |
0 |
0 |
|
5 |
EPI |
1: Прерывание по пассивной ошибке — этот бит устанавливается, если бит EPIE в регистре CANIER установлен, и CAN-контроллер переключается между режимом «пассивной ошибки» и режимом «активной ошибки» в направлении первого режима |
0 |
0 |
|
6 |
ALI |
1: Прерывание по потере арбитража — этот бит устанавливается, если CAN-контроллер теряет арбитраж при попытке передачи, а бит ALIE в регистре CANIER установлен |
0 |
0 |
|
7 |
BEI |
1: Прерывание по шинной ошибке - этот бит устанавливается, если CAN-контроллер обнаруживает шинную ошибку, а бит BEIE в регистре CANIER установлен |
0 |
X |
|
8 |
IDI |
1: Прерывание по готовности идентификатора — этот бит устанавливается, если через CAN был принят идентификатор, а бит IDIE в регистре CANIER установлен |
0 |
0 |
|
9 |
. -TI2 |
1: Прерывание по передаче 2 — этот бит устанавливается, когда значение бита TBS2 в регистре CANSR переходит из 0 в 1, указывая, что буфер передачи 2 доступен, а бит TIE2 в регистре CANIER установлен |
0 |
0 |
|
10 |
TI3 |
1: Прерывание по передаче 3 — этот бит устанавливается, когда значение бита TBS3 в регистре CANSR переходит из 0 в 1, указывая, что буфер передачи 3 доступен, а бит TIE3 в регистре CANIER установлен |
0 |
0 |
Таблица 14.8. Биты регистра захвата и прерываний CAN (CANICR — OxEOOx xOOQ (продолжение)
| НА ГЛАВНУЮ | | ЧТО ТАКОЕ PIC ? | | ПРОГРАММАТОР | | ПРОЕКТЫ | | СТАТЬИ | | ССЫЛКИ | | КАРТА САЙТА |