Этот регистр доступен только для чтения. Он содержит код состояния интерфейса 12С. Младшие три бита этого регистра всегда равны 0. Всего имеется 26 возможных кодов состояния, из них 25 активных. Код состояния, равный F8h, говорит о том, что состояние интерфейса 12С не менялось и бит (флаг) SI регистра I2CONSET не установлен (т. е. его значение равно 0). Каждое из остальных 25 значений кодов состояния соответствует определенному состоянию интерфейса 12С. Когда наступает любое из этих состояний, автоматически устанавливается бит SI регистра I2CONSET. Более подробную информацию о кодах состояния интерфейса I2Cfможно получить, обратившись к источнику [12], а также к файлам технической документации, которые находятся на прилагаемом к данной книге компакт-диске.

Битовая структура регистра I2STAT приведена в Табл. 12.12.

Таблица 12.12. Биты регистра состояния 12С (для I2C0:12STAT

или I2C0STAT - OxEOOl С004, для I2C1:12C1STAT - OxEOOS С004)

Регистр данных Рс (для I2C0:12DAT или I2C0DAT — ОхЕО01 С008, для I2C1:12C1DAT-0хЕ005 С008)

Этот регистр содержит данные, которые будут переданы, или которые были только что получены через 12С. Центральный процессор может производить запись и чтение регистра данных в любое время, кроме момента, когда производится прием или передача байта путем аппаратного сдвига содержимого регистра. Обращение к регистру данных возможно только в том случае, когда установлен бит (флаг) SI регистра I2CONSET. Данные в регистре I2DAT остаются устойчивыми так долго, как долго остается установленным бит SI. Данные в I2DAT всегда сдвигаются справа налево: первым передается MSB (бит 7), а после завершения приема байта данных первый принятый бит этого байта данных располагается в MSB регистра I2DAT.

Битовая структура регистра I2DAT приведена в Табл. 12.13.

Таблица 12.13. Биты регистра данных 12С (для I2C0:12DAT или I2C0DAT — OxEOOl С008, для I2C1:12C1DAT - 0хЕ005 С008)

Регистр адреса ведомого Рс (для I2C0:12ADR или I2C0ADR — OxEOOl СООС, для I2C1:12C1ADR - 0хЕ005 СООС)

Этот доступный для чтения и записи регистр используется только тогда, когда интерфейс 12С работает в режиме ведомого. В режиме ведущего, содержимое регистра I2ADR не имеет никакого значения. Младший бит (GC) регистра I2ADR является битом разрешения детектирования логикой 12С адреса общего вызова (OOh). Когда этот бит установлен, адрес общего вызова (OOh) будет опознаваться интерфейсом 12С.

Битовая структура регистра I2ADR приведена в Табл. 12.14.

Таблица 12.14. Биты регистра адреса ведомого 12С (для I2C0:12ADR или I2C0ADR — OxEOOl СООС, для I2C1:12C1ADR - ОхЕ005 СООС)

Регистры рабочего цикла SCL Рс (для I2C0:12SCLH или I2C0SCLH—ОхЕО01 СОЮ, для I2C1:12C1SCLH - ОхЕООб СОЮ, для I2C0:12SCLL или I2C0SCLL - 0хЕ001 С014, для I2C1:12C1SCLL - ОхЕООб С014)