THRE-прерывание UARTO (U0IIR[3:1] = 001) имеет третий уровень приоритета и активизируется, когда передающий буфер FIFO UARTO пуст при выполнении некоторых условий инициализации. Эти условия инициализации предназначены для того, чтобы дать передающему буферу FIFO UARTO возможность заполняться данными и не генерировать прерывания THRE при системном запуске после включения питания. Условия инициализации заключаются в осуществлении одной символьной задержки минус столовый бит всякий раз, когда THRE = 1 и с момента его установки поступило не менее двух символов в регистр U0THR. Эта задержка рассчитана на то, чтобы дать процессору время для записи данных в регистр U0THR без возникновения необходимости декодировать и обслуживать прерывание THRE. Прерывание THRE устанавливается немедленно, если в передающем буфере FIFO UARTO находятся два или более символа и регистр U0THR пуст. Прерывание THRE сбрасывается, когда производится запись в U0THR или чтение U0IIR.
Регистр управления буфером FIFO UARTO (UOFCR — OxEOOOCOOB)
Регистр UOFCR управляет операциями, связанными с приемным и передающим буферами FIFO UARTO.
Битовая структура регистра U0FCR приведена в Табл. 10.10.
Таблица 10.10. Биты регистра управления буфером FIFO UARTO (UOFCR — 0хЕ000С008)
|
UOFCR |
Функция |
Описание |
Значение после сброса |
|
0 |
Разрешение буфера FIFO |
Активный ВЫСОКИЙ уровень разрешает приемный и передающий буфера FIFO UARTO с доступом, заданным битами U0FCR[7:1]. Этот бит должен быть установлен для корректного проведения операций UART0. Любое изменение этого бита приведет к автоматическому сбросу содержимого приемного и передающего буферов FIFO UARTO |
0 |
|
1 |
Сброс приемного буфера FIFO |
Запись логической 1 вбит U0FCR[1] очистит все байты в приемном буфере FIFO UARTO и сбросит логическую схему указателя, после чего производится автоматический аппаратный сброс самого этого бита |
0 |
|
2 |
Сброс передающего буфера FIFO |
Запись логической 1 в бит U0FCR[2] очистит все байты в передающем буфере FIFO UARTO и сбросит логическую схему указателя, после чего производится автоматический аппаратный сброс самого этого бита |
0 |
|
5:3 |
Зарезервированы |
Пользовательское программное обеспечение не должно производить запись в зарезервированные биты. Чтение зарезервированного бита возвращает неопределенное значение |
NA |
|
7:6 |
Выбор уровня срабатывания триггера (защелки) приемного буфера FIFO |
00: уровень триггера 0 (по умолчанию 1 символ или 0x01). 01: уровень триггера 1 (по умолчанию 4 символа или 0x04). 10: уровень триггера 2 (по умолчанию 8 символов или 0x08). 11: уровень триггера 3 (по умолчанию 14 символов или ОхОЕ). Эти два бита определяют, сколько символов будет записано в приемный буфер FIFO UARTO прежде, чем будет активизировано прерывание. Пользователь может задать один из четырех уровней срабатывания триггера, чтобы настроить приемный буфер FIFO UARTO для обмена с конкретным внешним устройством |
0 |
Регистр управления линией UARTO (UOLCR — OxEOOOCOOO)
| НА ГЛАВНУЮ | | ЧТО ТАКОЕ PIC ? | | ПРОГРАММАТОР | | ПРОЕКТЫ | | СТАТЬИ | | ССЫЛКИ | | КАРТА САЙТА |