Название |
Номер вывода |
Тип |
Описание |
|
Р0.0...Р0.31 |
35 |
I/O |
Р0.10 |
Линия ввода/вывода общего назначения (GPIO) |
О |
RTS1 |
Выход запроса посылки UART1 |
||
I |
САР1.0 |
Вход захвата TIMER1, канал 0 |
||
36 |
I/O |
РО.П |
Линия ввода/вывода общего назначения (GPIO) |
|
I |
CTS1 |
Вход сброса посылки UART1 |
||
I |
САРМ |
Вход захвата TIMER1, канал 1 |
||
37 |
I/O |
Р0.12 |
Линия ввода/вывода общего назначения (GPIO) |
|
I |
DSR1 |
Вход готовности данных UART1 |
||
о |
МАП.О |
Выход совпадения TIMER1, канал 0 |
||
41 |
I/O |
Р0.13 |
Линия ввода/вывода общего назначения (GPIO) |
|
О |
DTR1 |
Выход готовности данных терминала UART 1 |
||
о |
МАТ1.1 |
Выход совпадения TIMER1, канал 1 |
||
44 |
I/O |
Р0.14 |
Линия ввода/вывода общего назначения (GPIO) |
|
I |
DCD1 |
Вход обнаружения несущей данных UART1 |
||
I |
EINT1 |
Вход внешнего прерывания 1 |
||
45 |
I/O |
Р0.15 |
Линия ввода/вывода общего назначения (GPIO) |
|
I |
RI1 |
Вход индикатора вызова UART1 |
||
I |
EINT2 |
Вход внешнего прерывания 2 |
||
46 |
I/O |
Р0.16 |
Линия ввода/вывода общего назначения (GPIO) |
|
I |
EINT0 |
Вход внешнего прерывания 0 |
||
О |
МАТ0.2 |
Выход совпадения TIMER0, канал 2 |
||
47 |
I/O |
Р0.17 |
Линия ввода/вывода общего назначения (GPIO) |
|
I |
САР1.2 |
Вход захвата TIMER1, канал 2 |
||
I |
TRST |
Тестирование сброса для первого интерфейса JTAG |
||
48 |
I/O |
Р0.18 |
Линия ввода/вывода общего назначения (GPIO) |
|
I |
САР1.3 |
Вход захвата TIMER1, канал 3 |
||
I |
TMS |
Тестирование выбора режима для первого интерфейса JTAG |
||
1 |
I/O |
Р0.19 |
Линия ввода/вывода общего назначения (GPIO) |
|
О |
МАТ1.2 |
Выход совпадения TIMER1, канал 2 |
||
I |
тек |
Тестирование синхронизации для первого интерфейса JTAG |
||
2 |
I/O |
Р0.20 |
Линия ввода/вывода общего назначения (GPIO) |
|
о |
МАТ1.3 |
Выход совпадения TIMER1, канал 3 |
||
I |
TDI |
Тестирование входных данных для первого интерфейса JTAG |
||
3 |
I/O |
Р0.21 |
Линия ввода/вывода общего назначения (GPIO) |
|
О |
PWM5 |
Выход PWM 5 |
||
О |
TDO |
Тестирование выходных данных для интерфейса JTAG |
Таблица 7.2. Описание выводов микроконтроллеров LPC2104/05/06 (продолжение)
Название |
Номер вывода |
Тип |
Описание |
|
Р0.0...Р0.31 |
32 |
I/O |
Р0.22 |
Линия ввода/вывода общего назначения (GPIO) |
О |
TRACECLK |
Тактирование трассировки |
||
33 |
I/O |
Р0.23 |
Линия ввода/вывода общего назначения (GPIO) |
|
о |
PIPESTAT0 |
Состояние конвейера, бит 0 |
||
34 |
I/O |
Р0.24 |
Линия ввода/вывода общего назначения (GPIO) |
|
о |
PIPESTAT1 |
Состояние конвейера, бит 1 |
||
38 |
I/O |
Р0.25 |
Линия ввода/вывода общего назначения (GPIO) |
|
О |
PIPESTAT2 |
Состояние конвейера, бит 2 |
||
39 |
I/O |
Р0.26 |
Линия ввода/вывода общего назначения (GPIO) |
|
О |
TRACESYNC |
Синхронизация трассировки |
||
8 |
I/O |
Р0.27 |
Линия ввода/вывода общего назначения (GPIO) |
|
о |
TRACEPKT0 |
Трассировка пакетов, бит 0 |
||
I |
TRST |
Тестирование сброса для второго интерфейса JTAG |
||
9 |
I/O |
Р0.28 |
Линия ввода/вывода общего назначения (GPIO) |
|
о |
TRACEPKT1 |
Трассировка пакетов, бит 1 |
||
I |
TMS |
Тестирование выбора режима для второго интерфейса JTAG |
||
10 |
I/O |
Р0.29 |
Линия ввода/вывода общего назначения (GPIO) |
|
о |
TRACEPKT2 |
Трассировка пакетов, бит 2 |
||
I |
тек |
Тестирование синхронизации для второго интерфейса JTAG |
||
15 |
I/O |
Р0.30 |
Линия ввода/вывода общего назначения (GPIO) |
|
О |
TRACEPKT3 |
Трассировка пакетов, бит 3 |
||
I |
TDI |
Тестирование входных данных для второго интерфейса JTAG |
||
16 |
I/O |
Р0.31 |
Линия только вывода общего назначения (GPIO) |
|
I |
EXTIN0 |
Внешний триггерный вход |
||
О |
TDO |
Тестирование выходных данных для второго интерфейса JTAG |
||
RTCK |
26 |
I/O |
RTCK |
Возврат дополнительного сигнала тестирования синхронизации, который добавляется к JTAG-порту и помогает синхронизации отладчика, когда частота процессора изменяется. Двунаправленная линия ввода/вывода с встроенным подтягивающим к «плюсу» питания резистором |
RST |
6 |
I |
Вход внешнего сброса: НИЗКИЙ внешний уровень на этом выводе сбрасывает микроконтроллер (при этом состояния портов ввода/вывода и периферийных устройствах устанавливаются по умолчанию и процессор начинает выполнение программы с адреса 0) |
|
XI |
11 |
I |
Вход схемы генератора и внутренних цепей генератора синхросигнала |
|
Х2 |
12 |
О |
Выход усилителя генератора |
|
DBGSEL |
27 |
I |
Вход выбора отладки: НИЗКИЙ внешний уровень соответствует нормальному режиму. ВЫСОКИЙ внешний уровень вызывает переход в режим отладки. Вход с встроенным подтягивающим к «плюсу» питания резистором |
Таблица 7.2. Описание выводов микроконтроллеров LPC2104/05/06 (продолжение)
НА ГЛАВНУЮ | | ЧТО ТАКОЕ PIC ? | | ПРОГРАММАТОР | | ПРОЕКТЫ | | СТАТЬИ | | ССЫЛКИ | | КАРТА САЙТА |